ページの本文へ

Hitachi

株式会社 日立ハイテクノロジーズ

半導体の部屋

半導体の製造

1

半導体製造工程

半導体チップは、トランジスタや配線を半導体ウェーハ上に多数形成して電気回路を配置したもので、集積回路(IC、LSI)と呼ばれます。これを作るにはまず、配線回路を設計する必要があります。次に、設計した電子回路を半導体ウェーハ表面に形成する前工程、最後に、チップに切り出して組立てを行う後工程を経て完成します。
ここでは、高精度の加工技術・管理環境が求められる前工程を中心に、半導体の製造工程についてわかりやすくご説明します。

半導体製造工程の概要:設計・前工程・後工程

設計

半導体ウェーハ表面に形成されるトランジスタや配線は、非常に細かいため、ウェーハ表面に直接配置することはできません。そこで、フォトマスクレチクル)と呼ばれる原版にコンピュータを使ってパターンを描き、これをウェーハ上に転写することで、回路を形成します。
設計工程では、仕様に基づいた回路を設計し、フォトマスク(レクチル)を作成します。

  1. 回路/レイアウト設計

    必要な機能を実現する回路を設計し、シミュレーションを重ねて効率的なパターンを検討します。

  2. フォトマスク作成

    透明なガラス板の表面に実際よりも大きく回路パターンを描いて、半導体ウェーハに転写するための原版(マスター)を作成します。

前工程

半導体製造工程の「前工程」と呼ばれる半導体ウェーハ処理工程では、シリコンウェーハ表面上にトランジスタなどを含む電子回路を高集積で形成して行きます。
シリコンウェーハは、超高純度に生成されたシリコン単結晶インゴットを薄く切断して作られます。(参考:半導体材料 シリコンについて
1枚のウェーハ上には、四角い半導体チップが百個以上製造されます。現在は、最大で直径300mmのシリコンウェーハが製造に使われています。今後、最先端のウェーハ製造では、直径450mmのシリコンウェーハも使うよう検討されています。


シリコン単結晶とシリコンウェーハ


電子回路形成後のシリコン基板(ウェーハ)

集積回路形成の基本工程

一層の回路を形成するためには、主に次の3工程を踏む必要があります。

1. 成膜
(deposition)

配線やトランジスタ等になる薄膜層をウェーハ上に形成します。

2. パターン転写
(exposure)

薄膜上に感光剤(フォトレジスト)を塗布し、フォトリソグラフィー技術フォトマスクレチクル)上の回路パターンを転写します。

3. エッチング
(etching)

現像されたフォトレジストをマスクにして、エッチングによって、薄膜を配線等の形状に加工します。

これらのほかに、洗浄や検査等の工程を加え、繰り返すことで集積回路は形成されます。

前工程の全体フロー

一番下にトランジスタ層を形成し、その上にいくつもの配線回路層を重ねることで、半導体は完成します。
トランジスタ層も配線回路層も、「成膜」「パターン転写」「エッチング」を基本とした精密な加工を繰り返して形成されます。

素子分離領域形成

トランジスタが隣接する素子に干渉されずに動作できるよう、素子分離領域を設置して活性領域を区切ります。

シリコンウェーハ上に存在する微小異物や欠陥を検査します。

ウェーハに少しでも汚れがあると、回路に欠陥が生じてしまうため、洗浄します。超微細なパーティクル(ゴミ)をはじめ、製造工程で発生した微量の有機汚染や金属汚染、油脂、大気に触れることで生成される自然酸化膜など、あらゆる汚染を薬液を使って除去します。

トランジスタのゲート絶縁膜、配線層間の絶縁膜形成に必要な酸化膜を作ります。高温炉の中で、酸素または高温スチームでウェーハ表面を酸化させて、酸化膜を形成します。シリコン(Si)は、酸化するだけで良質の絶縁膜(SiO2)が出来るところが特長です。

トランジスタのゲート絶縁膜、配線層間の絶縁膜形成に必要な酸化膜を作ります。高温炉の中にウェーハを挿入し、酸素または水蒸気をシリコンと反応させることで、ウェーハ表面に酸化膜を成長さ せます(熱酸化法)。

露光装置でフォトマスク上から紫外線レーザー光線を照射します。フォトマスクでパターンのない部分のみ紫外線が透過し、フォトレジストに照射されます。紫外線が当たったフォトレジストの部分が感光し化学的に変化します。マスクのパターンはレンズで数分の1に縮小して、ウェーハ上に投影され転写されます。

フォトレジストを現像し、転写したパターンを残します。現像後、CD-SEMで寸法計測を行います。この計測の工程を ADI(:After Development Inspection) ということがあります。

フォトレジスト等のパターンをマスクとして配線等をエッチングして作製します。エッチング工程後、不要となったフォトレジストは、オゾンやプラズマで灰化(Ashing)して除去/剥離します。この後、CD-SEMで寸法計測を行います。この計測の工程を AEI(:After Etch Inspection) ということがあります。

階層ごとに配線を分離する絶縁膜で覆います。

ウェーハ表面の絶縁膜などの薄膜層の凹凸を削り平坦にします。

微細な形状や寸法を測定したり、ウェーハ状態で電気的特性を測定して、良品・不良品を識別します。

WELL形成

トランジスタを作る領域に、配置するトランジスタに応じた種類・濃度の不純物を注入し、トランジスタを作る準備をします。

ウェーハに少しでも汚れがあると、回路に欠陥が生じてしまうため、洗浄します。超微細なパーティクル(ゴミ)をはじめ、製造工程で発生した微量の有機汚染や金属汚染、油脂、大気に触れることで生成される自然酸化膜など、あらゆる汚染を薬液を使って除去します。

トランジスタのゲート絶縁膜、配線層間の絶縁膜形成に必要な酸化膜を作ります。高温炉の中で、酸素または高温スチームでウェーハ表面を酸化させて、酸化膜を形成します。シリコン(Si)は、酸化するだけで良質の絶縁膜(SiO2)が出来るところが特長です。

露光装置でフォトマスク上から紫外線レーザー光線を照射します。フォトマスクでパターンのない部分のみ紫外線が透過し、フォトレジストに照射されます。紫外線が当たったフォトレジストの部分が感光し化学的に変化します。マスクのパターンはレンズで数分の1に縮小して、ウェーハ上に投影され転写されます。

フォトレジストを現像し、転写したパターンを残します。現像後、CD-SEMで寸法計測を行います。この計測の工程を ADI(:After Development Inspection) ということがあります。

P,As,B等の不純物をイオン化して加速し、シリコン基板等に打ち込みます。フォトレジストパターン等をマスクに使います。
イオンを打ち込まれた部分は、結晶が崩れアモルファス化します。打ち込み後、アニール(加熱)して、活性化(再結晶化)します。

微細な形状や寸法を測定したり、ウェーハ状態で電気的特性を測定して、良品・不良品を識別します。

トランジスタ形成

活性領域に、スイッチング作用を持った半導体素子トランジスタを配置します。

ウェーハに少しでも汚れがあると、回路に欠陥が生じてしまうため、洗浄します。超微細なパーティクル(ゴミ)をはじめ、製造工程で発生した微量の有機汚染や金属汚染、油脂、大気に触れることで生成される自然酸化膜など、あらゆる汚染を薬液を使って除去します。

トランジスタのゲート絶縁膜、配線層間の絶縁膜形成に必要な酸化膜を作ります。高温炉の中で、酸素または高温スチームでウェーハ表面を酸化させて、酸化膜を形成します。シリコン(Si)は、酸化するだけで良質の絶縁膜(SiO2)が出来るところが特長です。

トランジスタのゲート絶縁膜、配線層間の絶縁膜形成に必要な酸化膜を作ります。高温炉の中にウェーハを挿入し、酸素または水蒸気をシリコンと反応させることで、ウェーハ表面に酸化膜を成長さ せます(熱酸化法)。

露光装置でフォトマスク上から紫外線レーザー光線を照射します。フォトマスクでパターンのない部分のみ紫外線が透過し、フォトレジストに照射されます。紫外線が当たったフォトレジストの部分が感光し化学的に変化します。マスクのパターンはレンズで数分の1に縮小して、ウェーハ上に投影され転写されます。

フォトレジストを現像し、転写したパターンを残します。現像後、CD-SEMで寸法計測を行います。この計測の工程を ADI(:After Development Inspection) ということがあります。

微細な形状や寸法を測定したり、ウェーハ状態で電気的特性を測定して、良品・不良品を識別します。

フォトレジスト等のパターンをマスクとして配線等をエッチングして作製します。エッチング工程後、不要となったフォトレジストは、オゾンやプラズマで灰化(Ashing)して除去/剥離します。この後、CD-SEMで寸法計測を行います。この計測の工程を AEI(:After Etch Inspection) ということがあります。

P,As,B等の不純物をイオン化して加速し、シリコン基板等に打ち込みます。フォトレジストパターン等をマスクに使います。
イオンを打ち込まれた部分は、結晶が崩れアモルファス化します。打ち込み後、アニール(加熱)して、活性化(再結晶化)します。

電極形成

トランジスタの電極を絶縁膜の上に引き上げるために、膜に穴をあけて金属部を埋め込みます。

マスクとUV光を用いて、酸化膜にコンタクトホールを形成します。

コンタクトホールに金属を埋め込み、電極を構成します。余分な膜は取り除きます。

ウェーハをチップごとに試験し、良品・不良品の判定を行います。

配線層形成

電極とそれを配線する層を積み重ねて回路を完成させます。

1工程を一覧で見る

成膜・パターン転写・エッチングなどを繰り返し、トランジスタなどの素子間を配線する層を積み重ねて回路を完成させます。

後工程

半導体製造工程の「後工程」と呼ばれる組立工程では、ウェーハから半導体を切り出し、所定の位置に固定・封入して検査を行います。

  1. ダイシング

    ウェーハを切り、チップを切り離します。切り離されたチップはダイと呼ばれます。

  2. パッケージング

    チップを所定の位置に固定し、金属等で接続した後、損傷や腐食を避けるためにセラミックや樹脂などのパッケージで封入します。

  3. 最終検査

    電気的特性検査や外観検査などの各種製品検査と、長期寿命試験などの信頼性試験が行われます。基準を満たさない製品は、不良品として取り除かれます。

  4. 完成・アッセンブリー

    完成した製品は、パソコン、スマートフォン、自動車を始めとする様々な製品に組み込まれ、私たちの暮らしを支えます(参考:暮らしの中の半導体)。

製品サービス

エッチング装置

エッチング装置

半導体の製造工程で使用されるエッチング装置の製品ラインアップをご紹介します。

計測装置・検査装置

計測装置・検査装置

半導体の製造工程では、高性能な計測・検査装置による品質管理が不可欠です。

電子顕微鏡

電子顕微鏡

半導体の開発・製造・不良解析などに用いられる、最先端の解析装置をご紹介します。